岗位职责

●     负责从RTL到GDS完整的数字设计流程

●     配合资深设计工程师，设计创新的解决方案

●     负责数字电路和混合信号电路的验证

●     设定综合约束条件，进行逻辑综合

●     负责后端物理设计

任职要求

●     电子工程相关专业本科学历，硕士学历优先

●     应届毕业生或有相关工作经验者

●     具备扎实的逻辑和逻辑设计知识

●     熟悉Unix操作系统和脚本

●     具有团队合作精神

●     具有Cadence设计工具经验者优先

●     熟悉Verilog RTL设计，编程，逻辑综合为佳