一、公司简介

世芯电子有限公司，成立于2003年，总部设于台湾台北，为全球无晶圆厂ASIC设计领导厂商，专门提供系统公司高复杂度、高产量ASIC设计及量产服务。

世芯致力于为客户提供最高效益 / 成本比的解决方案，确保客户快速将产品导入市场。成立至今，凭借业界最先进的技术，已获得多家世界级系统公司的品质认证，完成众多高阶制程（28nm/16nm以下）及高复杂度SoC设计案,并维持100%一次投片成功的傲人纪录。

产品的应用市场包含娱乐装置、手机，高画质电视，通讯设备，超级电脑及其他消费性电子产品的IC。

2014年10月28日台湾证券交易所上市挂牌（F世芯 3661）

产业 Fabless ASIC 设计及生产制造服务

成立时间 2003

分公司：台湾 台北/台湾 新竹； 日本 新横滨； 中国 上海/无锡/合肥/广州/济南； 美国矽谷 ；韩国 首尔

产品与服务 ASIC设计服务 Turnkey解决方案、IP-Plus解决方案

公司网址

二、招聘岗位

芯片设计工程师

岗位职责：

Develop advanced SoC design such as 28nm/16nm/10nm/7nm process nodes.Responsible for netlist to GDSII implementation such as floorplanning, Place&Route, Synthesis, STA, DFT, DFM, Clock design, Electrical design, DRC/LVS, IP hardening, analog circuit design, package substrate design, STD/Memory cell layout and SI/PI simulation.

工作描述:

在先进28纳米/16纳米/10纳米/7纳米工艺节点上设计SOC芯片。主要负责从网表到GDSII版图设计，诸如布图，布局布线，行为综合，时序验证，可测性设计，可制造性设计，时钟设计，电路特性设计，DRC/LVS，IP模块设计，模拟电路设计，封装基板设计，标准单元库/Memory单元库版图设计，信号完整性功耗完整性仿真。

Job Requirements:

职位技能需求

1. B.S. in Electronics, Communications, Microelectronics Engineering and Computer Science., M.S preferred.
2. Related working/intern experience for at least one year. 
3. Understanding the basic Analog/digital circuit design
4. Able to use spice, verilog and layout tools for circuit and logic design. 
5. Familiar with C, Perl, Tcl and Python.

6. Familiar with Synopsys/Cadence/Mentor EDA tools is a plus.
7.Good written and oral English communication skills. 
8. Good team work spirit, easy to cooperate with team members.

1,电子信息与工程，微电子，计算机科学与技术，电路与系统工程专业本科、硕士毕业生。

2,有多于一年相关工作与实习经验者优先

3,掌握理解基本模拟电路设计或数字电路设计

4,熟悉spice, Verilog/VHDL语言，版图设计工具

5,熟悉C，Perl, Tcl, Python等编程语言

6,熟悉Synopsys/Cadence/Mentor公司的EDA工具者优先

7,熟练的英文书写和口语技能

8,有团队合作精神

三、福利待遇

1，专业的在岗培训

2，14薪，员工股权激励、年终分红、五险一金、商业险、每年健康体检

3，双休日、法定节假日、带薪年假

4，定期组织旅游，团建，拓展训练、文艺表演

5，公司配有员工休息区，咖啡、饮料、下午茶

6，完善的晋升机制

四，联系方式

工作地址：济南市高新区齐鲁软件园创业广场B座一层

联系人：王女士  电话：13864131050

邮箱：yingnan_wang@alchip.com